RTL SYNTHESIS AND TEST - DESIGN COMPILER GRAPHICAL
(phần 1)
I. GIỚI THIỆU
- Design Compiler Graphic (Thiết kế với trình biên dịch đồ họa)
" Khi thực hiện Design Compiler Graphic, chúng tôi đã nhận ra quá trình tổng hợp nhanh hơn 10% và có quan hệ rất chặt chẽ với trình biên dịch IC (Intergrated circuit) ... Nó còn giúp giảm diện tích - vì vậy Design Compiler Graphic đã trở thành tiêu chuẩn thiết kế của chúng tôi" _ Mellanox Technologies
- Đẩy mạnh đổi mới thiết kế và tối đa hóa năng suất
Design Compiler Graphical sử dụng tối ưu hóa nâng cao và công nghệ chia sẻ đã giúp cho trình biên dịch IC định được các kết nối đường đi tốt nhất cho tất cả các nút cần xử lý. Ngoài ra, nó còn cho phép các nhà thiết kế RTL dự đoán một cách trực quan để giảm sự tắc nghẽn định tuyến và thực hiện các thăm dò sơ đồ tầng trước khi thực hiện ở tầng vật lý.
Design Compiler Graphical tăng tốc độ tổng hợp bằng cách sử dụng tầng đa lõi có thể mở rộng, cung cấp tốc độ thời gian chạy đáng kể trên các máy tính đa nhiệm - cho phép chạy nhanh hơn 2 lần trên bốn lõi. Các nhà thiết kế RTL cũng có thể phân tích và tối ưu hóa thiết kế trên nhiều chế độ và góc độ khác nhau. Đồng thời giảm đáng kể thời gian và chi phí phát triển thiết kế.
Hình 1: Design Compiler Graphical
- Chức năng chính
- Tối ưu hóa nâng cao thời gian QoR (Quality of Results) nhanh hơn 10%
- Hướng dẫn cho trình biên dịch IC thắt chặt mối tương quan về thời gian, diện tích và tốc độ công suất gấp 1.5.
- Dự đoán được tắt nghẽn cả trước và sau khi tổng hợp. Tăng mức độ chính xác và tối ưu hóa tắc nghẽn làm giảm bớt định tuyến.
- Tối ưu hóa số cổng giúp giảm diện tích thiết kế hoặc là kế thừa trong khi vẫn duy trì được chất lượng về thời gian.
- Gỡ rối nhanh hơn.
- Nhanh hơn gấp 2 lần trên máy chủ lõi tứ.
Continue Reading