PHÂN LOẠI IC DESIGN

February 17, 2018   CPLD , DESIGN AUTOMATION , FPGA , GAL , IC DESIGN , MANUAL DESIGN , PAL , PLA

-         Manual IC design : Vi mạch số đơn giản ( có thể thiết kế thủ công ).

-         Design Automation: Vi mạch số cỡ lớn (phải sử dụng các chương trình thiết kế hỗ trợ).

Manual design: Sự ra đời các IC đa dụng họ 74XX hay 40XX cho phép người sử dụng có thể tự thiết kế mạch số cõ nhỏ và cỡ vừa ( SSI ) bằng cách ghép nối các linh kiện bán dẫn rời rạc trên một bản mạch in. Tất nhiên điểm yếu của nó ai cũng có thể thấy là chỉ phù hợp vỡi những thiết kế đơn giản do giới hạn về mật độ tích hợp và tốc độ làm việc thấp.

  Design Automation: Máy tính và các phần mềm mô tả phần cứng trở thành công cụ đắc lực cho việc thiết kế cũng như mô phỏng IC, giúp đơn giản hoá và rút ngắn đáng kể khoảng thời gian hoàn thành sản phầm. Những vi mạch là con người chún ta không thể thiết kế thủ công.

·        Khả năng  làm việc với những thiết kế phức tạp tới cỡ hàng nghìn đến hàng tỷ transitor.

·        Khả năng xử lý  những bài toán tối ưu với nhiều tiêu chí và nhiều điều kiện ràng buộc phức tạp.

·        Khả năng tự tổng hợp thiết kế từ các mức độ trừu tượng cao xuống các mức trừu tượng thấp hơn một cách chính xác, nhanh chóng.

·        Đơn giản hóa việc lưu trữ và trao đổi dữ liệu thiết kế.

Full – custom ASIC: Là quy trình thiết kế ở cấp độ cao nhất, chi tiết nhất để thu được hiệu quả làm việc tối ưu nhất. Để đạt được mục đích đó thiết kế tối ưu ở múc độ bố trí transistor và kết nối giữa chúng. Full-custom ASIC còn được gọi là ramdom-logic gate networks nghĩa là mạch tạo bởi những cổng không đồng nhất. Ví dụ 2 khối logic cùng loại nhưng cấu trúc transistor bên trong khác nhau và đặt hai vị trí khác nhau, điều này phụ thuộc vào các thông số khác nhau như tải đầu vào đầu ra, vị trí, ảnh hưởng các khối liền kề. Nhược điểm duy nhất của phương pháp thiết kế này là thời gian cũng như chi phí  thiết kế rât lớn, những thay đổi nhỏ cũng khiến chúng ta thay đổi tất cả thiết kế, ý tưởng ban đầu.

Semi – custom ASIC design: là quy trình thiết kế mà mức độ chi tiết không đạt đến tối đa, thông thường chỉ đạt đến mức độ cổng hoặc cao hơn. Semi-custom ASIC cân bằng chi phí, thời gian cả lợi nhuận thu được. Tất nhiên sản phẩm làm ra không đạt mức tối ưu lý thuyết như Full-custom design. Có nhiều dạng Semi-custom design nhưng một trong những dạn cơ bản mà thường được sử dụng đó là thiết kế trên cơ sở thư viện chuẩn, thư viện này tập hợp các cổng logic như AND, OR, XOR, thanh ghi… và vì chúng có cùng kích thước nên được gọi là cổng chuẩn.

ASIC based on Programmable Device: Thiết kế ASIC trên cơ sở IC khả trình . Chip khả trình ( Programmable device ) có thể can thiệp tái cấu trúc bằng việc lập trình thông qua ngôn ngữ mô tả phần cứng.

Các dạng của IC khả trình:

SPLD ( Simple Programmable Logic Device ) gồm có PROM, PAL, PLA, GAL. Đặc điểm chung của nhóm này là chứ một số lượng cổng tương đương từ vài chục (PROM) đến vài tram (PAL, GAL) cổng. Sử dụng bộ nhớ ROM để lưu cấu hình IC, cấu trúc này gồm một mảng ma trận AND và OR thực hiện. Các chip dạng này được chia làm 2 loại: chỉ có thể lập trình một lần và có thể tái lập trình bằng các công nghê EEPROM và EPROM.

PROM ( Programmable Read-Only Memory ) : là vi mạch lập trình được đơn giản và đầu tiên  nhất. PROM chỉ thực hiện những hàm đơn giản vì số đầu vào rất hạn chế chỉ khoảng từ 16 đến 32 tạo bởi mảng cố định bởi các phần tử AND và mảng các phần tử OR có thể lập trình được.
Tính khả trình của PROM thực hiện thông qua các kết nối antifuse (cầu chì ngược). Antifuse khi tác động hiệu điện thế phù hợp sẽ biến đổi từ vật liệu không dẫn điện thành dẫn điện. Khi chưa lập trình thì các điểm nối antifuse ngắt kết nối còn khi lâp trình thì chỉ những điểm nối xác định bị đốt để tạo kết nối vĩnh viễn. Điều đó có nghĩa là PROM ko thể tái lập trình được.

UEPROM ( Ultraviolet – Eraseable PROM ) sử dụng tia cực tím và EEPROM (Electric-Eraseable PROM) sử dụng hiệu điện thế ngưỡng cao là một dạng của PROM nhưng có khả năng tái lập trình.

PAL ( Programmable Array Logic) kế thừa từ kiến trúc của PROM. Vẫn sử dụng hai mảng OR và mảng AND. Nhưng mảng AND mới là mảng lập trình được còn mảng OR được hàn cứng. Điều đó làm cho phần tích có thể thay đổi và tố hợp của chúng lại cố định, giúp cho việc thực hiện các hàm linh hoạt hơn.

Mỗi đầu ra của mảng OR được dẫn tới mỗi khối logic là Macrocell. Khối Macrocell chứa 1 Flip-Flop Register, hai bộ dồn kênh ( Multiplexers) 2 và 4. Đầu ra của Mux2 thông qua một cổng 3 trạng thái trả lại mảng AND.

PLA ( Programable Logic Array ) kiến trúc không khác nhiều so với kiến trúc của PAL, ngoại trừ khả năng có thể lập trình cả hai ma trận AND và OR. Giúp cho khả năng lập trình linh hoạt hơn nhưng bù lại tốc độ không cao so với PROM và PAL. Thực tế PLA không được ứng dụng nhiều.

“GAL (Generic Array Logic) được phát triển bởi Lattice Semiconductor company vào năm 1983, cấu trúc của GAL không khác biệt PAL nhưng thay vì lập trình sử dụng công nghệ antifuse thì ở GAL dùng CMOS electrically erasable PROM, chính vì vậy đôi khi tên gọi GAL ít được sử dụng thay vì đó GAL được hiểu như một dạng PAL được cải tiến.”

CPLD (Complex Programmable Logic Devices) có thể hiểu đơn giản là được hình thành từ nhiều chip SPLD lại_thonng  thường là PAL

CPLD được tạo từ hai thành phần cơ bản là nhóm các khối logic ( logic block ) và một ma trận kết nối khả trình PIM ( Programmable Interconnect Matrix ). Logic block là các SPLD được cải tiến thường chưa từ 8 đến 16 macrocells. Tất cả các logic block giống nhau về mặt cấu trúc. PIM là ma trận chứa các khối khả trình, nhiệm vụ của ma trận này là thực hiện kết nối giữa các LB và các cổng vào ra IO CPLD.
Nhờ kế thừa cấu trúc SPLD nên CPLD không cần sử dụng bộ nhớ ROM ngoài để lưu cấu hình của IC. Đây là đặc điểm khác biệt của CPLD so với tất cả loại khác.

FPGA _ phần này mình đã giới thiệu ở các bài viết trước các bạn có thể theo dõi lại.